

实验目的：

熟悉数字逻辑电路实验箱的结构和用法。

掌握数字逻辑电路测试方法与测试的原理。

测试与门、或门、非门、与非门、或非门和异

或门的逻辑功能。

学习用基本逻辑门电路设计组合逻辑电路。

实验原理：

运用三种基本逻辑运算和三种复合逻辑运算

与运算：

$$Y = A \cdot B$$

或运算：

$$Y = A + B$$

非运算：

$$Y = A'$$

与非运算：

$$Y = (A \cdot B)'$$

或非运算：

$$Y = (A + B)'$$

异或运算：

$$Y = A \oplus B$$

实验内容：

1 测试各逻辑门的功能，列出真值表

1. 实验步骤

将输入信号接入各个芯片的输入端，输出端接入逻辑笔。按顺序改变输入信号的高低电平。记录芯片的真值表。

2. 实验结果与分析

74LV00

万用逻辑魔方

A	B	Y ₁	Y ₂	Y ₃	Y ₄
0	0	1	1	1	1
0	1	1	1	1	1
1	0	1	1	1	1
1	1	0	0	0	0

74LS/HC00

实际芯片

A	B	Y ₁	Y ₂	Y ₃	Y ₄
0	0	1	1	1	1
0	1	1	1	1	1
1	0	1	1	1	1
1	1	0	0	0	0

根据真值表可知，74XX00 的输入输出表达式为：

$$Y = (A \cdot B)'$$

芯片功能为二输入与非门。

74LV32

万用逻辑魔方

A	B	Y ₁	Y ₂	Y ₃	Y ₄
0	0	0	0	0	0
0	1	1	1	1	1
1	0	1	1	1	1
1	1	1	1	1	1

74LS/HC32

实际芯片

A	B	Y ₁	Y ₂	Y ₃	Y ₄
0	0	0	0	0	0
0	1	1	1	1	1
1	0	1	1	1	1
1	1	1	1	1	1

根据真值表可知，74XX32 的输入输出表达式为：

$$Y = A + B$$

芯片功能为二输入或门。

74LV08

A	B	Y ₁	Y ₂	Y ₃	Y ₄
0	0	0	0	0	0
0	1	0	0	0	0
1	0	0	0	0	0
1	1	1	1	1	1

根据真值表可知，74LV08 的输入输出表达式为：

$$Y = A \cdot B$$

芯片功能为二输入与门。

74LV04

A	Y ₁	Y ₂	Y ₃	Y ₄	Y ₅	Y ₆
0	1	1	1	1	1	1
1	0	0	0	0	0	0

根据真值表可知，74LV04 的输入输出表达式为：

$$Y = A'$$

芯片功能为反相器（非门）。

74LV02

A	B	Y ₁	Y ₂	Y ₃	Y ₄
0	0	1	1	1	1
0	1	0	0	0	0
1	0	0	0	0	0
1	1	0	0	0	0

根据真值表可知，74LV02 的输入输出表达式为：

$$Y = A'B' = (A + B)'$$

芯片功能为二输入或非门。


74LV86

A	B	Y ₁	Y ₂	Y ₃	Y ₄
0	0	0	0	0	0
0	1	1	1	1	1
1	0	1	1	1	1
1	1	0	0	0	0


根据真值表可知，74LV86 的输入输出表达式为：

$$Y = A'B + AB' = A \oplus B$$

芯片功能为二输入异或门。




当 S=1 (高电平) 时




2. 与门波形

当 S=0 (低电平) 时




当 S=1 (高电平) 时




3. 或门波形


当 S=0 (低电平) 时




当 S=1 (高电平) 时



4. 或非门波形




当 S=1 (高电平) 时




5. 异或门波形

当 S=0 (低电平) 时



当 S=1 (高电平) 时



3 灯控电路设计

1. 实验内容

设计一个用 A、B、C、D 四个开关控制一灯 L 的电路，要求改变任何一个开关状态都能使 L 的状态（亮或灭）发生改变。

2. 设计过程

列出 L 的真值表

A	B	C	D	L		A	B	C	D	L
0	0	0	0	0		1	0	0	0	0
0	0	0	1	1		1	0	0	1	1
0	0	1	0	0		1	0	1	0	0
0	0	1	1	1		1	0	1	1	1
0	1	0	0	0		1	1	0	0	0
0	1	0	1	1		1	1	0	1	1
0	1	1	0	0		1	1	1	0	0
0	1	1	1	1		1	1	1	1	1


由真值表可得 L 的表达式为;

$$L = A'B'C'D + A'B'CD' + A'BC'D' + A'BCD \\ + ABC'D + ABCD' + AB'C'D' + AB'CD$$

化简得:

$$L = A \oplus B \oplus C \oplus D$$

电路图如下:



4 数字锁保险箱的电路设计

1. 实验内容

设计一个保险箱用的4位代码数字锁，4位代码A、B、C、D四个输入端和一个开锁用的钥匙孔输入端E，当开锁时（ $E=1$ ），如果输入的代码（例如1001）与设定的密码相同，则保险箱打开（输出 $Y=1$ ），否则电路发出报警信号（输出端 $Z=1$ ）。

2. 设计过程

设置密码为 $ABCD = 1001$ 。

由题意，当 $E = 1, A = 1, B = 0, C = 0, D = 1$ 时， $Y = 1$ 。写出打开信号Y的表达式：

$$Y = EAB'C'D$$


由题意，当 $E = 0$ 时， $Z = 0$ ，当 $E = 1, A = 1, B = 0, C = 0, D = 1$ 时， $Z = 0$ 。写出报警信号Z的表达式：

$$Z' = E' + EAB'C'D$$

即：

$$Z = (E' + EAB'C'D)'$$

电路图如下：



5 全加器电路设计

1. 实验内容

设计一个全加器，要求用异或门和与非门实现。

2. 设计过程

令 A 和 B 为两个加数，低位的进位信号为 L ，向高位的进位信号为 H ，和为 Y 。

列出真值表

L	A	B	Y	H
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

输出 Y 的表达式为：

$$Y = L'A'B + L'AB' + LA'B' + LAB$$

化简得

$$Y = L \oplus A \oplus B$$


进位信号 H 的表达式为：

$$H = L'AB + LA'B + LAB' + LAB$$

化简得

$$H = ((AB)'(LB)'(LA)')'$$

电路图如下：



6 水箱供水系统电路设计

1. 实验内容

用 X 、 Y 两台水泵给水箱供水，水箱内从高到低设有 A 、 B 、 C 三个水位检测元件。要求水位在 C 点以下， X 、 Y 同时工作；水位在 B 、 C 之间， X 工作；在 A 、 B 之间 Y 工作；高于 A 点，两台水泵停止工作。

2. 设计过程

令高于检测单元 A 、 B 、 C 时， A 、 B 、 C 状态为1（高电平），低于时状态为0（低电平）。

列出真值表

（其中输入 X 表示此状态为约束项，正常工作时输入不会取到对应状态）

A	B	C	X	Y
0	0	0	1	1
0	0	1	1	0
0	1	0	X	X
0	1	1	0	1
1	0	0	X	X
1	0	1	X	X
1	1	0	X	X
1	1	1	0	0

则 X 和 Y 的表达式为


$$X = A'B' = (A + B)'$$

$$Y = A'B'C' + A'BC = A'(B \oplus C)' = (A + B \oplus C)'$$

约束项为

$$A'BC' + AB'C' + AB'C + ABC' = 0$$

电路图如下



7 实验反思

对实验仪器不熟悉，接线错误导致浪费了很多的时间，在一遍遍检查后才将接线调整正确；根据真值表求表达式以及表达式的化简不熟悉，浪费了很多时间，最后在老师的帮助下完成了全加器设计的表达式化简。

8 思考题

1. 为了判断 74LS20 逻辑功能是否正常，至少要测量几组输入？

答：至少 32 组

74LS20 是一个有两个四输入与非门的芯片，对于一个四输入的与非门，一共有 $2^4=16$ 种输入组合，所以至少需要测试 16 组，74LS20 有两个四输入与非门，所以至少要测试 $2 \times 16 = 32$ 组

2. 用与非门和异或门设计一可逆的 4 位码制变换器。

设计要求：

(1) 在控制信号 $C = 1$ 时，它将 8421 码转换为格雷码； $C = 0$ 时，它将格雷码转换为 8421 码；

(2) 写出设计步骤，列出码变换真值表并画出逻辑图。

设计思路如下：

1. 找到 8421 码和 4 位的格雷码对应关系，如下表所示：

编码顺序	二进制码	格雷码	编码顺序	二进制码	格雷码
0	0000	0000	8	1000	1100
1	0001	0001	9	1001	1101
2	0010	0011	10	1010	1111
3	0011	0010	11	1011	1110
4	0100	0110	12	1100	1010
5	0101	0111	13	1101	1011
6	0110	0101	14	1110	1001
7	0111	0100	15	1111	1000

2. 根据码值对应表，写出各个数位转换的表达式

设 8421 码从高到低各个数字分别为 $B_3B_2B_1B_0$ ，四位格雷码从高到低各个数字分别为 $G_3G_2G_1G_0$ ，根据码值对应表可以归纳出：

格雷码转 8421 码：

$$\begin{aligned} B_3 &= G_3 \\ B_2 &= B_3 \oplus G_2 \\ B_1 &= B_2 \oplus G_1 \\ B_0 &= B_1 \oplus G_0 \end{aligned}$$

8421 码转格雷码：

$$\begin{aligned} G_3 &= B_3 \\ G_2 &= B_3 \oplus B_2 \\ G_1 &= B_2 \oplus B_1 \\ G_0 &= B_1 \oplus B_0 \end{aligned}$$

3. 根据数位转换表达式写出输入与输出之间的逻辑函数式

$C = 1$ 时，将 $B_3B_2B_1B_0$ 转换为 $G_3G_2G_1G_0$ ， $C = 0$ 时将 $G_3G_2G_1G_0$ 转换为 $B_3B_2B_1B_0$ 。写出输入 C, X_0, X_1, X_2, X_3 和输出 Y_0, Y_1, Y_2, Y_3 的关系，并且转换为只有异或和与非的运算

$$Y_3 = X_3$$


$$Y_2 = X_3 \oplus X_2$$

$$Y_1 = C \cdot (X_2 \oplus X_1) + C' (X_3 \oplus X_2 \oplus X_1) = ((C \cdot (X_2 \oplus X_1))' \cdot (C' (X_3 \oplus X_2 \oplus X_1)))'$$

$$Y_0 = C \cdot (X_1 \oplus X_0) + C' (X_3 \oplus X_2 \oplus X_1 \oplus X_0)$$

$$= ((C \cdot (X_1 \oplus X_0))' \cdot (C' (X_3 \oplus X_2 \oplus X_1 \oplus X_0)))'$$

4. 根据逻辑函数式作图



附实验数据:

74LV00

万用逻辑魔方

A	B	$\bar{A}$	$\bar{B}$	$\bar{A}\bar{B}$
0	0	1	1	1
0	1	1	0	0
1	0	0	1	0
1	1	0	0	0

74LS14C00

变阻芯片

A	B	$\bar{A}$	$\bar{B}$	$\bar{A}\bar{B}$
0	0	1	1	1
0	1	1	0	0
1	0	0	1	0
1	1	0	0	0

74LV32

万用逻辑魔方

A	B	$\bar{A}$	$\bar{B}$	$\bar{A}\bar{B}$
0	0	1	1	1
0	1	1	0	0
1	0	0	1	0
1	1	0	0	0

74LS14C01

变阻芯片

A	B	$\bar{A}$	$\bar{B}$	$\bar{A}\bar{B}$
0	0	1	1	1
0	1	1	0	0
1	0	0	1	0
1	1	0	0	0

74LV08

A	B	$\bar{A}$	$\bar{B}$	$\bar{A}\bar{B}$
0	0	1	1	1
0	1	1	0	0
1	0	0	1	0
1	1	0	0	0

~~74LV04~~

A	B	$\bar{A}$	$\bar{B}$	$\bar{A}\bar{B}$
0	0	1	1	1
0	1	1	0	0
1	0	0	1	0
1	1	0	0	0

74LV04

A	$\bar{A}$	$\bar{A}\bar{A}$	$\bar{A}\bar{A}\bar{A}$	$\bar{A}\bar{A}\bar{A}\bar{A}$
0	1	1	1	1
1	0	0	0	0

74LV02

A	B	$\bar{A}$	$\bar{B}$	$\bar{A}\bar{B}$
0	0	1	1	1
0	1	1	0	0
1	0	0	1	0
1	1	0	0	0

74LV06

A	B	$\bar{A}$	$\bar{B}$	$\bar{A}\bar{B}$
0	0	1	1	1
0	1	1	0	0
1	0	0	1	0
1	1	0	0	0

74LV20

A	B	$\bar{A}$	$\bar{B}$	$\bar{A}\bar{B}$
0	0	1	1	1
0	1	1	0	0
1	0	0	1	0
1	1	0	0	0

A B C D

0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0
1	0	0	1
1	0	1	0
1	0	1	1
1	1	0	0
1	1	0	1
1	1	1	0
1	1	1	1

Y₁ Y₂

0	0
0	1
1	0
1	1
0	0
0	1
1	0
1	1
0	0
0	1
1	0
1	1
0	0
0	1
1	0
1	1

74LV21

A	B	$\bar{A}$	$\bar{B}$	$\bar{A}\bar{B}$
0	0	1	1	1
0	1	1	0	0
1	0	0	1	0
1	1	0	0	0

A B C D

0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0
1	0	0	1
1	0	1	0
1	0	1	1
1	1	0	0
1	1	0	1
1	1	1	0
1	1	1	1